Docket No. 209665US2/mmc

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

IN RE APPLICATION OF: Seiichi MORI

GAU:

2811

SERIAL NO: 09/876.019

EXAMINER:

FILEDO LE Sune 8, 20

SEMI

SEMICONDUCTOR MEMORY INTEGRATED CIRCUIT AND ITS MANUFACTURING METHOD

AU6 2 1 2001

REQUEST FOR PRIORITY

ASSISTANT COMMISSIONER FOR PATENTS

WASHINGTON, D.C. 20231

SIR:

- □ Full benefit of the filing date of U.S. Application Serial Number [US App No], filed [US App Dt], is claimed pursuant to the provisions of 35 U.S.C. §120.
- ☐ Full benefit of the filing date of U.S. Provisional Application Serial Number, filed, is claimed pursuant to the provisions of 35 U.S.C. §119(e).
- Applicants claim any right to priority from any earlier filed applications to which they may be entitled pursuant to the provisions of 35 U.S.C. §119, as noted below.

In the matter of the above-identified application for patent, notice is hereby given that the applicants claim as priority:

 COUNTRY
 APPLICATION NUMBER
 MONTH/DAY/YEAR

 JAPAN
 2000-174127
 June 9, 2000

 JAPAN
 2001-171612
 June 6, 2001

Certified copies of the corresponding Convention Application(s)

- are submitted herewith
- □ will be submitted prior to payment of the Final Fee
- were filed in prior application Serial No. filed
- were submitted to the International Bureau in PCT Application Number.

 Receipt of the certified copies by the International Bureau in a timely manner under PCT Rule 17.1(a) has been acknowledged as evidenced by the attached PCT/IB/304.
- (A) Application Serial No.(s) were filed in prior application Serial No. filed; and
 - (B) Application Serial No.(s)
 - are submitted herewith
 - □ will be submitted prior to payment of the Final Fee

Respectfully Submitted,

OBLON, SPIVAK, McCLELLAND, MAIER & NEUSTADT, P.C.

Marvin J. Spivak

Registration No.

Joseph A. Scafetta, Jr.

Registration No. 26,803

22850

Tel. (703) 413-3000 Fax. (703) 413-2220 (OSMMN 10/98)



日本国特許庁

PATENT OFFICE JAPANESE GOVERNMENT

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日

Date of Application:

2000年 6月 9日

出願番号

Application Number:

特願2000-174127

株式会社東芝


RECEIVED IUS 23 2001 TECHNOLOGY CENTER 2800

2001年 3月 2日

特許庁長官 Commissioner, Patent Office



川耕



【書類名】

特許願

【整理番号】

00P199

【提出日】

平成12年 6月 9日

【あて先】

特許庁長官 殿

【国際特許分類】

H01L 21/00

【発明の名称】

半導体メモリ集積回路及びその製造方法

【請求項の数】

16

【発明者】

【住所又は居所】

神奈川県横浜市磯子区新杉田町8番地 株式会社東芝

横浜事業所内

【氏名】

森 誠一

【特許出願人】

【識別番号】

000003078

【氏名又は名称】

株式会社 東芝

【代理人】

【識別番号】

100092820

【弁理士】

【氏名又は名称】 伊丹 勝

【電話番号】

03-5216-2501

【手数料の表示】

【予納台帳番号】

026893

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 9810498

【プルーフの要否】

要

【書類名】 明細書

【発明の名称】 半導体メモリ集積回路及びその製造方法

【特許請求の範囲】

【請求項1】 半導体基板と、

この半導体基板に形成された溝に埋め込まれた素子分離絶縁膜と、

前記半導体基板に浮遊ゲートと制御ゲートが積層された電気的書き換え可能な 不揮発性メモリセルが配列形成されたセルアレイと、

前記半導体基板のセルアレイの周囲に形成された周辺回路とを備え、

前記不揮発性メモリセルの浮遊ゲートの少なくとも最下層と、前記周辺回路のトランジスタのゲート電極の少なくとも最下層とが、前記素子分離絶縁膜埋め込み前に堆積されて素子分離絶縁膜に自己整合されて残され且つ、互いに異なる条件で不純物が添加されている

ことを特徴とする半導体メモリ集積回路。

【請求項2】 前記周辺回路のトランジスタは、少なくとも2種の膜厚のゲート絶縁膜を有する

ことを特徴とする請求項1記載の半導体メモリ集積回路。

【請求項3】 前記不揮発性メモリセルの浮遊ゲートと前記周辺回路のNM OSトランジスタのゲート電極とには異なるn型不純物がドープされ、前記周辺 回路のPMOSトランジスタのゲート電極にはp型不純物がドープされている ことを特徴とする請求項1記載の半導体メモリ集積回路。

【請求項4】 前記不揮発性メモリセルの浮遊ゲートにはリンがドープされている

ことを特徴とする請求項1記載の半導体メモリ集積回路。

【請求項5】 前記不揮発性メモリセルの浮遊ゲートにはリンがドープされ、前記周辺回路のNMOSトランジスタのゲート電極には砒素がドープされている

ことを特徴とする請求項1記載の半導体メモリ集積回路。

【請求項6】 前記不揮発性メモリセルの浮遊ゲートは、前記素子分離絶縁 膜に自己整合された第1層ゲート電極材料膜とこれに積層された第2層ゲート電

極材料膜により形成され、制御ゲートは第3層ゲート電極材料膜により形成され 、前記周辺回路のゲート電極は、前記第1層乃至第3層ゲート電極材料膜の3層 積層構造により形成されている

ことを特徴とする請求項1記載の半導体メモリ集積回路。

【請求項7】 前記不揮発性メモリセルの浮遊ゲートは、前記素子分離絶縁膜に自己整合された第1層ゲート電極材料膜とこれに積層された第2層ゲート電極材料膜により形成され、制御ゲートは第3層ゲート電極材料膜により形成され、前記周辺回路のゲート電極は、前記第1層及び第3層ゲート電極材料膜の2層積層構造により形成されている

ことを特徴とする請求項1記載の半導体メモリ集積回路。

【請求項8】 半導体基板のセルアレイ領域及び周辺回路領域にそれぞれに必要な膜厚をもつ複数種のゲート絶縁膜を形成する工程と、

前記ゲート絶縁膜上に不純物がドープされていない第1層ゲート電極材料膜を 堆積する工程と、

前記第1層ゲート電極材料膜で覆われた前記半導体基板を選択エッチングして 素子分離溝を形成し、この素子分離溝に素子分離絶縁膜を埋め込む工程と、

前記素子分離絶縁膜及びこれに囲まれた領域に自己整合的に残された前記第1 層ゲート電極材料膜上に不純物がドープされていない第2層ゲート電極材料膜を 堆積する工程と、

前記セルアレイ領域の第1層及び第2層ゲート電極材料膜に選択的に不純物を 導入する工程と、

前記第2層ゲート電極材料膜を選択エッチングして前記セルアレイ領域内の前 記素子分離絶縁膜上で分離する工程と、

前記セルアレイ領域の前記第2層ゲート電極材料膜上には選択的にゲート間絶 縁膜を介在させ、前記ゲート間絶縁膜及び前記第2層ゲート電極材料膜上に不純 物がドープされていない第3層ゲート電極材料膜を堆積する工程と、

前記第1層乃至第3層ゲート電極材料膜を選択エッチングして、前記セルアレイ領域に制御ゲート及び浮遊ゲートを形成し、前記周辺回路領域にゲート電極を 形成する工程と、

前記セルアレイ領域及び周辺回路領域に複数の異なる条件で不純物を導入して ソース、ドレイン拡散層を形成し、ゲート電極を低抵抗化する工程と を有することを特徴とする半導体メモリ集積回路の製造方法。

【請求項9】 前記セルアレイ領域の第1層及び第2層ゲート電極材料膜に 選択的に不純物を導入する工程は、リンをイオン注入するものである ことを特徴とする請求項8記載の半導体メモリ集積回路の製造方法。

【請求項10】 前記ソース、ドレイン拡散層を形成し、ゲート電極を低抵抗化する工程は、前記セルアレイ領域及び前記周辺回路領域のNMOSトランジスタ領域には砒素をイオン注入し、前記周辺回路領域のPMOSトランジスタ領域にはボロンをイオン注入するものである

ことを特徴とする請求項8記載の半導体メモリ集積回路の製造方法。

【請求項11】 半導体基板のセルアレイ領域及び周辺回路領域にそれぞれ に必要な膜厚をもつ複数種のゲート絶縁膜を形成する工程と、

前記ゲート絶縁膜上に不純物がドープされていない第1層ゲート電極材料膜を 堆積する工程と、

前記第1層ゲート電極材料膜で覆われた前記半導体基板を選択エッチングして 素子分離溝を形成し、この素子分離溝に素子分離絶縁膜を埋め込む工程と、

前記素子分離絶縁膜及びこれに囲まれた領域に自己整合的に残された前記第1層ゲート電極材料膜上に不純物の拡散を阻止するためのバリア膜を形成する工程と、

前記バリア膜のうち前記セルアレイ領域上の部分を選択的に除去する工程と、 全面に不純物がドープされた第2層ゲート電極材料膜を堆積する工程と、

前記第2層ゲート電極材料膜を選択エッチングして前記セルアレイ領域内の前 記素子分離絶縁膜上の前記第2層ゲート電極材料膜を除去すると共に前記周辺回 路領域の前記第2層ゲート電極材料膜を除去する工程と、

前記セルアレイ領域の第2層ゲート電極材料膜上に選択的にゲート間絶縁膜を 形成し且つ、前記周辺回路領域の前記パリア膜を除去した状態で不純物がドープ されていない第3層ゲート電極材料膜を堆積する工程と、

前記第1層乃至第3層ゲート電極材料膜を選択エッチングして、前記セルアレ

• 47

イ領域には制御ゲート及び浮遊ゲートを形成し、前記周辺回路領域にゲート電極 を形成する工程と、

前記セルアレイ領域及び周辺回路領域に複数の異なる条件で不純物を導入としてソース、ドレイン拡散層を形成し、ゲート電極を低抵抗化する工程とを有することを特徴とする半導体メモリ集積回路の製造方法。

【請求項12】 前記第2層ゲート絶縁膜にドープされている不純物はリンである

ことを特徴とする請求項11記載の半導体メモリ集積回路の製造方法。

【請求項13】 前記ソース、ドレイン拡散層を形成し、ゲート電極を低抵抗化する工程は、前記セルアレイ領域及び前記周辺回路領域のNMOSトランジスタ領域には砒素をイオン注入し、前記周辺回路領域のPMOSトランジスタ領域にはボロンをイオン注入するものである

ことを特徴とする請求項11記載の半導体メモリ集積回路の製造方法。

【請求項14】 前記バリア膜は、シリコン酸化膜又はシリコン窒化膜である

ことを特徴とする請求項11記載の半導体メモリ集積回路の製造方法。

【請求項15】 半導体基板のセルアレイ領域及び周辺回路領域にそれぞれ に必要な膜厚を持つ複数種のゲート絶縁膜を形成する工程と、

前記ゲート絶縁膜上に不純物がドープされていない第1層ゲート電極材料膜を 堆積する工程と、

前記第1層ゲート電極材料膜で覆われた前記半導体基板を選択エッチングして 素子分離溝を形成し、この素子分離溝に素子分離絶縁膜を埋め込む工程と、

前記セルアレイ領域上の前記第1層ゲート電極材料膜に不純物をドープする工程と、

上面が突出している前記素子分離絶縁膜を全面エッチングして前記第1層ゲート電極材料膜の側面を露出させる工程と、

前記第1層ゲート電極材料膜を覆うようにゲート間絶縁膜を形成する工程と、 全面に第2層ゲート電極材料膜を堆積する工程と、

前記第1層及び第2層ゲート電極材料膜を選択エッチングして前記セルアレイ

領域に制御ゲート及び浮遊ゲートを形成し、前記周辺回路領域にゲート電極を形成する工程と、

前記セルアレイ領域及び周辺回路領域に複数の異なる条件で不純物を導入して ソース、ドレイン拡散層を形成し、ゲート電極を低抵抗化する工程と を有することを特徴とする半導体メモリ集積回路の製造方法。

【請求項16】 半導体基板のセルアレイ領域及び周辺回路領域にそれぞれ に必要な膜厚を持つ複数種のゲート絶縁膜を形成する工程と、

前記ゲート絶縁膜上に不純物がドープされていない第1層ゲート電極材料膜を 堆積する工程と、

前記第1層ゲート電極材料膜で覆われた前記半導体基板を選択エッチングして 素子分離溝を形成し、この素子分離溝に素子分離絶縁膜を埋め込む工程と、

前記素子分離絶縁膜及びこれに囲まれた領域に自己整合的に残された前記第1 層ゲート電極材料膜上に不純物の拡散を阻止するためのバリア膜を形成する工程 と、

前記バリア膜のうち前記セルアレイ領域上の部分を選択的に除去する工程と、 全面に不純物がドープされた第2層ゲート電極材料膜を堆積する工程と、 前記セルアレイ領域の素子分離絶縁膜の上面が露出する程度まで前記第2層ゲート電極材料膜の全面を除去し平坦化する工程と、

前記周辺回路領域の前記第2層ゲート電極材料膜を除去する工程と、

上面が突出している前記素子分離絶縁膜を全面エッチングして前記第2層ゲート電極材料膜の側面を露出させる工程と、

前記セルアレイ領域上の前記第2層ゲート電極材料膜を覆うようにゲート間絶 縁膜を形成する工程と、

全面に第3層ゲート電極材料膜を堆積する工程と、

前記第1層乃至第3層ゲート電極材料膜を選択エッチングして前記セルアレイ 領域に制御ゲート及び浮遊ゲートを形成し、前記周辺回路領域にゲート電極を形 成する工程と、

前記セルアレイ領域及び周辺回路領域に複数の異なる条件で不純物を導入して ソース、ドレイン拡散層を形成し、ゲート電極を低抵抗化する工程と

を有することを特徴とする半導体メモリ集積回路の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

この発明は、電気的書き換え可能な不揮発性メモリセルが配列されたセルアレイとその周囲に配置されるトランジスタ回路(周辺回路)により構成される半導体メモリ集積回路とその製造方法に関する。

[0002]

【従来の技術】

EEPROMフラッシュメモリのメモリセルは、浮遊ゲートと制御ゲートが積層されたトランジスタ構造を有する。このメモリセルの浮遊ゲートには通常多結晶シリコン膜が用いられ、リンが適正濃度にドープされる。浮遊ゲートのリン濃度は、その下のトンネル絶縁膜や膜質や浮遊ゲート形成後の熱酸化による浮遊ゲート形状に影響を与える。これらのトンネル絶縁膜の膜質や浮遊ゲート形状は、メモリセルの特性や信頼性に大きくかかわるため、他のパラメータとは独立に適正に制御することが必要になる。

[0003]

一方、セルアレイの周囲に設けられるトランジスタ回路(以下、単に周辺回路という)では、少なくともロジック回路にCMOS構造が用いられる。周辺回路のトランジスタを表面チャネル型として必要な性能を発揮させるためには、PMOSトランジスタではゲート電極にp型不純物(通常、ボロン)を、NMOSトランジスタではゲート電極にn型不純物(通常、砒素)をそれぞれドープしなければならない。また、ゲートの空乏化を防止するためには一定濃度以上のドープ量と活性化が必要である。

[0004]

以上のようなセルアレイ及び周辺回路での要請を考慮して、従来のフラッシュ メモリでは例えば、次のような製造工程が用いられている。図35は、セルアレ イ領域に着目した主要な工程を示している。図35(a)に示すように、シリコ ン基板1に、トンネル酸化膜2を形成し、この上に多結晶シリコン膜3aを堆積

した状態で、STI (Shallow Trench Isolation)技術による素子分離を行う。即ち、RIE法により素子分離溝4を形成し、図35 (b) に示すように、素子分離溝4内に素子分離絶縁膜5を埋め込む。

なお多結晶シリコン膜3 a は浮遊ゲートの下部層となるものである。

[0005]

続いて、浮遊ゲートの上部層となる多結晶シリコン膜3bを堆積する。このとき多結晶シリコン膜3bはリンがドープされたものとする。これにより、その後の熱工程で多結晶シリコン膜3bのリンが下地の多結晶シリコン膜3aに拡散され、これらの積層膜からなる浮遊ゲートに不純物が均等にドープされることになる。このときリン濃度は、適正にドープすることによって、その後の酸化工程で浮遊ゲートのコーナーに丸みが入り、これが書き込みや消去時の浮遊ゲートエッジでの電界集中を防止する働きをする。

[0006]

浮遊ゲートのリン濃度が高すぎると、浮遊ゲート下のトンネル酸化膜2に悪影響が生じる。またリン濃度が低すぎると、浮遊ゲートの下端コーナーがとがったままとなり、電界集中が生じる。これは、メモリセルの書き込み、消去等の特性のばらつきや信頼性低下の原因となる。従って、浮遊ゲートのリン濃度の適正化はフラッシュメモリにとって重要である。また浮遊ゲートの不純物として砒素を用いると、リンを用いた場合のような熱酸化によるコーナーの丸みが得られないことが多く、リンを用いることが好ましい。

[0007]

図35(c)の後、多結晶シリコン膜3bをエッチングして浮遊ゲートをセル毎に分離した後、ゲート間絶縁膜6を形成し、多結晶シリコン膜7を堆積して制御ゲートを形成する。ゲート間絶縁膜6には通常、酸化膜/窒化膜/酸化膜の複合膜(ONO膜)を用いる。

[0008]

次に、周辺回路に着目すると、セルアレイ領域でゲート間絶縁膜6を形成した 段階で、周辺回路領域ではこのゲート間絶縁膜をエッチング除去し、更に多結晶 シリコン膜3 a, 3 bを除去し、トンネル酸化膜も除去する。そして、周辺回路

の各トランジスタ領域に必要とされる耐圧に応じて適当なゲート酸化膜をそれぞれ形成した後、セルアレイ領域で制御ゲートに用いられる多結晶シリコン膜7を 堆積することになる。即ちこの多結晶シリコン膜7のパターニングにより、セル アレイ領域の制御ゲートと周辺回路のトランジスタのゲート電極が同時に形成される。

[0009]

セルアレイの制御ゲート及び周辺回路のゲート電極が形成された後、セルアレイ領域及び周辺回路のNMOSトランジスタ領域にn型不純物をイオン注入し、更に周辺回路のPMOSトランジスタ領域にp型不純物をイオン注入する。これにより、セルアレイ領域及び周辺回路領域のソース、ドレイン拡散層が形成され、またセルアレイ領域の制御ゲートと周辺回路のNMOSトランジスタのゲート電極にはn型不純物が、周辺回路のPMOSトランジスタのゲート電極にはp型不純物がドープされる。

[0010]

【発明が解決しようとする課題】

上述した従来の工程では、周辺回路領域では、セルアレイ領域と同時に形成されたトンネル酸化膜を除去し、新たに高電圧系回路トランジスタのゲート酸化膜を形成し、更にそのゲート酸化膜の一部をエッチング除去して低電圧系回路トランジスタのゲート酸化膜を形成するという工程が必要となる。この様な酸化膜エッチング工程を複数回繰り返すと、周辺回路領域では既に埋め込まれている素子分離絶縁膜の後退が生じる。図36(a)はその様子を示している。図36(a)の状態から、図36(b)に示すようにゲート酸化膜8を形成し、ゲート電極9を形成すると、破線Aで示すようにゲート電極9のエッジ部は、素子分離絶縁膜の抉られた部分に入り込んで素子領域の側面にも対向する状態になる。

[0011]

図36(b)のような状態は、周辺回路トランジスタを短チャネル化したときに、通常の短チャネル効果とは逆にしきい値が低下する短チャネル効果(逆短チャネル効果)をもたらす。また、周辺回路トランジスタのリーク電流増加やサブスレッショルド特性の劣化、従って周辺回路でのスタンパイ電流の増加をもたら

す。更にゲート電極端部でのゲート絶縁膜の信頼性低下をももたらす。

[0012]

この発明は、上記事情を考慮してなされたもので、周辺回路の特性及び信頼性 向上を図った半導体メモリ集積回路とその製造方法を提供することを目的として いる。

[0013]

【課題を解決するための手段】

この発明に係る半導体メモリ集積回路は、半導体基板と、この半導体基板に形成された溝に埋め込まれた素子分離絶縁膜と、前記半導体基板に浮遊ゲートと制御ゲートが積層された電気的書き換え可能な不揮発性メモリセルが配列形成されたセルアレイと、前記半導体基板のセルアレイの周囲に形成された周辺回路とを備え、前記不揮発性メモリセルの浮遊ゲートの少なくとも最下層と、前記周辺回路のトランジスタのゲート電極の少なくとも最下層とが、前記素子分離絶縁膜埋め込み前に堆積されて素子分離絶縁膜に自己整合されて残され且つ、互いに異なる条件で不純物が添加されていることを特徴とする。

[0014]

この発明に係る半導体メモリ集積回路の第1の製造方法は、半導体基板のセルアレイ領域及び周辺回路領域にそれぞれに必要な膜厚をもつ複数種のゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に不純物がドープされていない第1層ゲート電極材料膜を堆積する工程と、前記第1層ゲート電極材料膜で覆われた前記半導体基板を選択エッチングして素子分離溝を形成し、この素子分離溝に素子分離絶縁膜を埋め込む工程と、前記素子分離絶縁膜及びこれに囲まれた領域に自己整合的に残された前記第1層ゲート電極材料膜上に不純物がドープされていない第2層ゲート電極材料膜を堆積する工程と、前記セルアレイ領域の第1層及び第2層ゲート電極材料膜に選択的に不純物を導入する工程と、前記第2層ゲート電極材料膜を選択エッチングして前記セルアレイ領域内の前記素子分離絶縁膜上で分離する工程と、前記セルアレイ領域の前記第2層ゲート電極材料膜上には選択的にゲート間絶縁膜を介在させ、前記ゲート間絶縁膜及び前記第2層ゲート電板材料膜上には選択的にゲート間絶縁膜を介在させ、前記ゲート間絶縁膜及び前記第2層ゲート電板材料膜上に不純物がドープされていない第3層ゲート電極材料膜を堆積する工

程と、前記第1層乃至第3層ゲート電極材料膜を選択エッチングして、前記セルアレイ領域に制御ゲート及び浮遊ゲートを形成し、前記周辺回路領域にゲート電極を形成する工程と、前記セルアレイ領域及び周辺回路領域に複数の異なる条件で不純物を導入してソース、ドレイン拡散層を形成し、ゲート電極を低抵抗化する工程とを有することを特徴とする。

なおこの第1の製造方法において、セルアレイ領域について、第2層ゲート電極材料膜を堆積せず、第1層ゲート電極材料膜のみにより浮遊ゲートを形成するようにすることもできる。

[0015]

この発明に係る半導体メモリ集積回路の第2の製造方法は、半導体基板のセル アレイ領域及び周辺回路領域にそれぞれに必要な膜厚をもつ複数種のゲート絶縁 膜を形成する工程と、前記ゲート絶縁膜上に不純物がドープされていない第1層 ゲート電極材料膜を堆積する工程と、前記第1層ゲート電極材料膜で覆われた前 記半導体基板を選択エッチングして素子分離溝を形成し、この素子分離溝に素子 分離絶縁膜を埋め込む工程と、前記素子分離絶縁膜及びこれに囲まれた領域に自 己整合的に残された前記第1層ゲート電極材料膜上に不純物の拡散を阻止するた めのバリア膜を形成する工程と、前記バリア膜のうち前記セルアレイ領域上の部 分を選択的に除去する工程と、全面に不純物がドープされた第2層ゲート電極材 料膜を堆積する工程と、前記第2層ゲート電極材料膜を選択エッチングして前記 セルアレイ領域内の前記素子分離絶縁膜上の前記第2層ゲート電極材料膜を除去 すると共に前記周辺回路領域の前記第2層ゲート電極材料膜を除去する工程と、 前記セルアレイ領域の第2層ゲート電極材料膜上に選択的にゲート間絶縁膜を形 成し日つ、前記周辺回路領域の前記バリア膜を除去した状態で不純物がドープさ れていない第3層ゲート電極材料膜を堆積する工程と、前記第1層乃至第3層ゲ ート電極材料膜を選択エッチングして、前記セルアレイ領域に制御ゲート及び浮 遊ゲートを形成し、前記周辺回路領域にゲート電極を形成する工程と、前記セル アレイ領域及び周辺回路領域に複数の異なる条件で不純物を導入してソース、ド レイン拡散層を形成し、ゲート電極を低抵抗化する工程とを有することを特徴と する。

[0016]

この発明に係る半導体メモリ集積回路の第3の製造方法は、半導体基板のセルアレイ領域及び周辺回路領域にそれぞれに必要な膜厚を持つ複数種のゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に不純物がドープされていない第1層ゲート電極材料膜を堆積する工程と、前記第1層ゲート電極材料膜で覆われた前記半導体基板を選択エッチングして素子分離溝を形成し、この素子分離溝に素子分離絶縁膜を埋め込む工程と、前記セルアレイ領域上の前記第1層ゲート電極材料膜に不純物をドープする工程と、上面が突出している前記素子分離絶縁膜を全面エッチングして前記第1層ゲート電極材料膜の側面を露出させる工程と、前記第1層ゲート電極材料膜を覆うようにゲート間絶縁膜を形成する工程と、前記第1層及び第2層ゲート電極材料膜を選択エッチングして前記セルアレイ領域に制御ゲート及び浮遊ゲートを形成し、前記周辺回路領域にゲート電極を形成する工程と、前記セルアレイ領域及び周辺回路領域に複数の異なる条件で不純物を導入してソース、ドレイン拡散層を形成し、ゲート電極を低抵抗化する工程とを有することを特徴とする。

[0017]

この発明に係る半導体メモリ集積回路の第4の製造方法は、半導体基板のセルアレイ領域及び周辺回路領域にそれぞれに必要な膜厚を持つ複数種のゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に不純物がドープされていない第1層ゲート電極材料膜を堆積する工程と、前記第1層ゲート電極材料膜で覆われた前記半導体基板を選択エッチングして素子分離溝を形成し、この素子分離溝に素子分離絶縁膜を埋め込む工程と、前記素子分離絶縁膜及びこれに囲まれた領域に自己整合的に残された前記第1層ゲート電極材料膜上に不純物の拡散を阻止するためのバリア膜を形成する工程と、前記バリア膜のうち前記セルアレイ領域上の部分を選択的に除去する工程と、全面に不純物がドープされた第2層ゲート電極材料膜を堆積する工程と、前記セルアレイ領域の素子分離絶縁膜の上面が露出する程度まで前記第2層ゲート電極材料膜の全面を除去し平坦化する工程と、前記周辺回路領域の前記第2層ゲート電極材料膜を除去する工程と、上面が突出している前記素子分離絶縁膜を全面エッチングして前記第2層ゲート電極材料膜の側面

を露出させる工程と、前記セルアレイ領域上の前記第2層ゲート電極材料膜を覆うようにゲート間絶縁膜を形成する工程と、全面に第3層ゲート電極材料膜を堆積する工程と、前記第1層乃至第3層ゲート電極材料膜を選択エッチングして前記セルアレイ領域に制御ゲート及び浮遊ゲートを形成し、前記周辺回路領域にゲート電極を形成する工程と、前記セルアレイ領域及び周辺回路領域に複数の異なる条件で不純物を導入してソース、ドレイン拡散層を形成し、ゲート電極を低抵抗化する工程とを有することを特徴とする。

[0018]

この発明によると、メモリセルの浮遊ゲートと制御ゲート、周辺回路のゲート電極にそれぞれ最適の不純物ドーピングが行える。また、セルアレイ領域及び周辺回路領域のゲート電極の少なくとも最下層が素子分離絶縁膜埋め込み前に堆積されて、素子分離絶縁膜に自己整合されて残される。従って、素子分離絶縁膜埋め込み後に複数の酸化膜エッチングを行って複数種のゲート絶縁膜形成を行う場合のように、周辺回路領域での素子分離絶縁膜の後退がなく、周辺回路トランジスタの特性及び信頼性向上が図られる。

[0019]

【発明の実施の形態】

以下、図面を参照して、この発明の実施の形態を説明する。

[実施の形態1]

図1~図13は、この発明の実施の形態によるフラッシュメモリの製造工程を、セルアレイ領域、周辺回路の高電圧系回路領域及び低電圧系回路領域の断面について示している。この実施の形態では、図1に示すように、素子分離形成前に、シリコン基板10の各回路領域に必要なn型ウェル11及びp型ウェル12を形成する。更にこの実施の形態では、素子分離前に各回路領域に必要な膜厚の異なる複数種のゲート絶縁膜を形成する。

[0020]

例えば、図1に示すように、セルアレイ領域に必要な8 n m程度のゲート絶縁 膜としてトンネル酸化膜21 a を最初に形成する。一般にトンネル酸化膜につい ては、窒化処理を行う場合があるので最初に形成し、必要な処理を行う。次に、

図2に示すように多結晶シリコン膜22aを堆積し、これをセルアレイ領域のみに残してエッチング除去する。多結晶シリコン膜22aは、不純物がドープされていないものであり且つ、セルアレイ領域では浮遊ゲートの最下層となるものである。そして、セルアレイ領域が多結晶シリコン膜22aで保護された状態で熱酸化を行い、周辺回路領域には、高電圧系回路に必要とされるゲート酸化膜21bを形成する。そして周辺回路領域にチャネル不純物濃度制御のためのイオン注入を行う。

[0021]

続いて、図3に示すように、セルアレイ領域及び周辺回路領域の中の高電圧系回路領域をレジスト23等で覆い、周辺回路領域の中の低電圧系回路領域のゲート絶縁膜21bをエッチング除去する。その後熱酸化を行って、図4に示すように、低電圧系回路領域に必要とされるゲート酸化膜21cを形成する。例えば、高電圧系回路のゲート酸化膜21bは、必要な膜厚を17nmとして、当初は14nm程度とする。そして低電圧系回路のゲート酸化膜21cを8nm程度形成するとすると、この酸化工程で高電圧系回路のゲート酸化膜21bの膜厚が積み増しされて17nm程度になる。

[0022]

この後、図5に示すように多結晶シリコン膜22bを堆積する。この多結晶シリコン膜22bは、周辺回路領域のゲート電極の最下層となるもので、この段階では不純物はドープされていないものとする。このとき多結晶シリコン膜22bはセルアレイ領域の多結晶シリコン膜22aに積層されるが、この積層分は除去する。図5に示すように各回路領域にそれぞれ必要なゲート酸化膜21a,21b,21cが形成された状態でノンドープの多結晶シリコン膜22a,22bで覆われた状態を得る。ここまで、2層の多結晶シリコン膜22a,22bが用いられているが、これらはセルアレイ領域の浮遊ゲート及び周辺回路領域のゲート電極の最下層をなすものであり、これをまとめて以下、第1層多結晶シリコン膜22という。

[0023]

この発明の目的は、高性能の周辺回路をフラッシュメモリに搭載することにあ

る。ここまでの製造工程によれば、周辺回路トランジスタのチャネル制御用イオン注入を最後に行うことができるから、熱工程や酸化工程による周辺回路のチャネルの不純物拡散を最小限に抑えることができる。これにより、急峻なチャネル不純物濃度プロファイルを得ることができ、周辺回路トランジスタの性能を高いものとすることができる。

なお、図5までの工程において、例えば多結晶シリコン膜22aの表面を窒化 膜で保護する等、いくつかの工程の追加、変更を加えることができる。

[0024]

この後、図6に示すように、素子分離溝13をRIEにより形成し、ここに素子分離絶縁膜14を埋め込む。この素子分離工程では例えば、第1層多結晶シリコン膜22上に堆積したシリコン窒化膜とシリコン酸化膜の積層膜からなるマスク(図示せず)が用いられ、素子分離絶縁膜14を平坦に埋め込んだ後、マスクを除去する。これにより、図6に示すように、第1層多結晶シリコン膜22が素子分離領域に自己整合された状態で各メモリセル領域及びトランジスタ領域に配置される。

[0025]

この後、図7に示すように、第2層多結晶シリコン膜24を堆積する。この第2層多結晶シリコン膜24もノンドープとする。そして、図8に示すように、セルアレイ領域に開口を持つレジスト25をパターン形成し、セルアレイ領域の第2層多結晶シリコン膜24にリンをイオン注入し、その後これを第1層多結晶シリコン膜22を第2層多結晶シリコン膜24の不純物濃度は、10²⁰/cm³の前半の比較的高濃度となるように、イオン注入条件を設定する。

[0026]

但し、リンをイオン注入法で高濃度に導入する場合、リンがチャネリングを生じやすいため、トンネル酸化膜に損傷を与え、或いはその下の基板に導入されてしきい値制御に影響を与えるおそれがある。またイオン注入により金属や他の不純物が浮遊ゲートにたたき込まれ、トンネル酸化膜の異常リークの原因となったり、その後浮遊ゲートに形成されるゲート間絶縁膜の信頼性を劣化させるおそれ

がある。従ってイオン注入の加速電圧等を十分に考慮することが必要であるが、 更にこれらの懸念を解消できる方法については、後の実施の形態で説明する。

[0027]

次に、リソグラフィ工程を経て、図9に示すように、セルアレイ領域において第2層多結晶シリコン膜24を素子分離領域上で分離するエッチングを行う。セルアレイ領域では第1層多結晶シリコン膜22と第2層多結晶シリコン膜24の積層膜が浮遊ゲートとなるが、この段階では図の紙面に直交する方向については、メモリセル毎の浮遊ゲート分離はなされない。

[0028]

この後、図10に示すように、メモリセルの浮遊ゲートとその上に形成される 制御ゲートを分離するゲート間絶縁膜26を基板全面に形成する。このゲート間 絶縁膜26は、ONO膜である。そして、図11に示すように、セルアレイ領域 を覆うレジスト27をパターン形成し、周辺回路領域のゲート間絶縁膜26をエ ッチング除去する。

[0029]

その後、図12に示すように第3層多結晶シリコン膜38を全面に堆積する。 この第3層多結晶シリコン膜28もノンドープ膜であり、セルアレイ領域では制 御ゲートになるもの、周辺回路領域ではゲート電極の最上層となるものである。 周辺回路領域では、3層のノンドープ多結晶シリコン膜22,24,28は互い に接して積層されたことになる。

[0030]

続いて、各部のゲート電極加工を行う。図13に示すように、セルアレイ領域では、第3層多結晶シリコン膜28をワード線として連続する制御ゲートとしてパターン形成し、これに自己整合的に第2層多結晶シリコン膜24及び第1層多結晶シリコン膜22をパターン形成して、図の紙面に直交する方向の各メモリセル毎の浮遊ゲートを分離する。また周辺回路領域では、3層の多結晶シリコン膜22,24,28をパターン加工して各ゲート電極及びゲート配線を形成する。図13では、高電圧系回路にPMOSトランジスタのゲート電極G12が形成され、低電圧系回路にPMOSトラン

ジスタのゲート電極G21とNMOSトランジスタのゲート電極G22がパターン形成された様子を示している。

[0031]

この後、各回路領域にそれぞれ別の条件でイオン注入を行って、各ゲート電極の導電型と不純物濃度を最適設定し、ソース、ドレイン拡散層を形成する。その条件は、後述する。その後、図14に示すように、各拡散層及びゲート電極の表面に、低抵抗化のためにCo等の高融点金属のサリサイド膜29を形成する。

[0032]

上述した各素子領域への不純物イオン注入について、図15を用いながら、具体的に説明する。図15は、サリサイド工程まで終了した状態でのメモリセルの構造、周辺回路の各トランジスタの構造を、図14までの工程図とは直交する方向について示したものである。まず、周辺回路領域をマスクで覆って、セルアレイ領域に砒素を 5×10^{14} ~ 5×10^{13} / cm^2 のドーズ量でイオン注入する。これにより、第3層多結晶シリコン膜28からなる制御ゲートが n^+ 型となり、またメモリセルの n^+ 型ソース、ドレイン拡散層31が形成される。また、セルアレイ領域及び周辺回路のPMOSトランジスタ領域をマスクで覆って、加速電圧35KeVで、砒素をセルアレイ領域より高濃度に、 3×10^{15} / cm^2 のドーズ量でイオン注入する。これにより、NMOSトランジスタのゲート電極G11,G21が n^+ 型となり、また n^+ 型ソース、ドレイン拡散層32が形成される。更に、セルアレイ領域及び周辺回路のNMOSトランジスタ領域をマスクで覆って、ボロンを加速電圧7KeVで、 3×10^{15} / cm^2 のドーズ量でイオン注入する。これにより、PMOSトランジスタのゲート電極G12,G22が p^+ 型となり、また p^+ 型ソース、ドレイン拡散層33が形成される。

[0033]

なお、実際のサリサイド工程では、Co等の高融点金属堆積前に、図15に示したように各ゲート電極を後酸化による酸化膜35で覆い、シリコン窒化膜による側壁絶縁膜36を形成する。そして、ゲート電極表面と拡散層表面を露出させて高融点金属膜を堆積して、熱処理を行いサリサイド膜29を形成することになる。

また、周辺回路領域のトランジスタには実際にはLDD構造を用いる。この場合、PMOSトランジスタ、NMOSトランジスタ毎に、側壁絶縁膜36の形成前にイオン注入を行ってそれぞれ、最適濃度で p^- 拡散層、 n^- 拡散層を形成し、側壁絶縁膜36を形成した後に前述の高濃度イオン注入を行って、 p^+ 拡散層、 n^+ 拡散層を形成することになる。

[0034]

以上により、素子形成工程は終了する。この後は図示しないが、層間絶縁膜を 堆積し、コンタクト開口を行い、ビット線やソース線等の金属配線を形成する。

この実施の形態によると、セルアレイ領域のトンネル絶縁膜、周辺回路の高電 圧系トランジスタ及び低電圧系トランジスタのゲート絶縁膜をそれぞれ最適条件 で形成した後に、STI技術による素子分離を行っている。従って、素子分離後 に酸化膜エッチングを繰り返すという従来法による場合のような周辺回路部の埋 め込み絶縁膜の後退が防止され、周辺回路のトランジスタ特性の劣化が防止され る。

[0035]

また、セルアレイ領域の浮遊ゲートは2層多結晶シリコン構造、周辺回路トランジスタのゲート電極は3層多結晶シリコン構造として、これらにはそれぞれ最適の不純物添加条件(導電型及び濃度)が適用されるから、セルアレイの書き込み、消去特性の安定化、周辺回路特性の高性能化、更にフラッシュメモリの高信頼性化が図られる。

特にこの実施の形態の場合、セルアレイの浮遊ゲートの不純物にはリンがドープされており、これにより浮遊ゲートのコーナーが後の酸化工程で丸められる結果、高い昇圧電位が用いられる書き込みや消去における電界集中が防止される。従って、セル間のばらつきが抑制され、タイトな書き込み及び消去分布が得られる等、チップとして優れた書き込み及び消去特性が得られる。周辺回路のNMOSトランジスタでは、ソース、ドレイン拡散層及びゲート電極に砒素がドープされて、浅い拡散層による高性能のトランジスタが得られる。

[0036]

[実施の形態2]

この発明の別の実施の形態による製造工程を、図16~図22を用いて次に説明する。図1から図6までの製造工程は、この実施の形態でも同じである。即ち、セルアレイ領域、周辺回路の高電圧系回路、低電圧系回路領域にそれぞれ最適のゲート絶縁膜が形成され、これらの上にノンドープの第1層多結晶シリコン膜2が形成された状態で、素子分離絶縁膜14が埋め込み形成される。

[0037]

図6の工程の後、この実施の形態では図16に示すように、全面に不純物拡散に対する障壁となり且つ、エッチングストップともなるバリア膜(ブロック膜)41を形成する。このバリア膜41は例えばCVDによるシリコン酸化膜が用いられるが、シリコン窒化膜でもよい。この後、図17に示すように、セルアレイ領域に開口を持つレジスト42をパターン形成し、このレジスト42をマスクとしてセルアレイ領域のバリア膜41を選択的にエッチング除去する。

[0038]

この後、図18に示すように、全面に第2層多結晶シリコン膜24を堆積する。この第2層多結晶シリコン膜24は、先の実施の形態1と異なり、膜堆積中にリンがドープされた多結晶シリコンであるとする。これにより、セルアレイ領域においてのみ、第2層多結晶シリコン膜24と第1層多結晶シリコン膜22が直接接触する。そしてこの後の熱工程で第2層多結晶シリコン膜24のリンが第1層多結晶シリコン膜22に拡散し、セルアレイ領域ではこの複合膜が浮遊ゲートとなる。周辺回路領域では第2層多結晶シリコン膜24から第1層多結晶シリコン膜22へのリン拡散はバリア膜41により阻止される。

[0039]

この後、図19に示すように、セルアレイ領域では素子分離領域に開口を持ち 且つ、周辺回路領域全体に開口を持つレジスト43をパターン形成し、第2層多 結晶シリコン膜24を選択エッチングする。これにより、セルアレイ領域では第 1層多結晶シリコン膜22と第2層多結晶シリコン膜24からなる浮遊ゲートの 素子分離領域上での分離がなされ、また周辺回路領域では第2層多結晶シリコン 膜24は除去される。

[0040]

その後、図20に示すように、セルアレイ領域の浮遊ゲートと制御ゲートを分離するためのゲート間絶縁膜26を形成する。先の実施の形態と同様、ゲート間絶縁膜26はONO膜とする。そして、図21に示すように、セルアレイ領域を覆うレジスト44をパターン形成し、周辺回路領域に形成されたゲート間絶縁膜26をエッチング除去し、更にその下のバリア膜41もエッチング除去する。

[0041]

続いて、図22に示すように、第3層多結晶シリコン膜28を堆積する。この第3層多結晶シリコン膜28は、先の実施の形態と同様にノンドープとする。この後は、先の実施の形態1において図13以下で説明したと同様の工程に従い、各回路領域のゲート電極をパターン形成し、各回路領域にそれぞれ別の条件でイオン注入を行って、各ゲート電極の導電型と不純物濃度を最適設定し、ソース、ドレイン拡散層を形成する。その条件は、先の実施の形態1と同様とする。その後好ましくは、各拡散層及びゲート電極の表面に、低抵抗化のためにCo等の高融点金属のサリサイド膜を形成する。

[0042]

この実施の形態によっても、セルアレイ領域のトンネル絶縁膜、周辺回路の高電圧系トランジスタ及び低電圧系トランジスタのゲート絶縁膜をそれぞれ最適条件で形成した後に、STI技術による素子分離を行われ、周辺回路部の埋め込み絶縁膜の後退によるトランジスタ特性の劣化が防止される。

またこの実施の形態の場合、メモリセルの浮遊ゲートへのリン導入に、イオン 注入を用いない。即ち、第2層多結晶シリコン膜の堆積時にリンドープを行い、 これを固相拡散によって、浮遊ゲートの下部層となる第1層多結晶シリコン膜に 拡散させている。従って、高濃度リンイオン注入を行う場合のようなチャネリン グによるトンネル酸化膜の損傷やその他の悪影響が防止される。

また、セルアレイ領域の浮遊ゲート、周辺回路トランジスタのゲート電極とも に2層多結晶シリコン構造となるが、これらにはそれぞれ最適の不純物添加条件 (導電型及び濃度)が適用されるから、セルアレイの書き込み、消去特性の安定 化、周辺回路特性の高性能化、更にフラッシュメモリの高信頼性化が図られる。

[0043]

[実施の形態3]

上記実施の形態1の工程を変形して、浮遊ゲートの切り離しを自己整合的に行うようにした実施の形態を、図23~図28を参照して説明する。実施の形態1の図6までは、同様の工程をとる。図23は、図6に相当するが、この実施の形態の場合素子分離絶縁膜14の側面形状は、垂直が好ましく、図23では垂直側面を持つ素子分離絶縁膜14を示している。

[0044]

この後、図24に示すように、リソグラフィによりセルアレイ領域に開口を持つレジスト51を形成し、セルアレイ領域の浮遊ゲートとなる第1層多結晶シリコン膜22にリンイオン注入を行う。次に、素子分離絶縁膜14を全面エッチングして、図25に示すように、第1層多結晶シリコン膜22の側面を露出させる。続いて、図26に示すように、ONO膜によるゲート間絶縁膜26を形成する

[0045]

次に、図27に示すように、リソグラフィにより周辺回路領域に開口を持つレジスト52をパターン形成し、周辺回路領域のゲート間絶縁膜26をエッチング除去する。次いで、図28に示すように、第2層ゲート電極材料膜である多結晶シリコン膜24を全面に堆積する。この多結晶シリコン膜24は、セルアレイ領域の制御ゲートとなり、周辺回路領域では第1層多結晶シリコン膜22と共にゲート電極となるものであり、その後は実施の形態1と同様の工程に従う。

[0046]

この実施の形態によれば、周辺回路には高性能トランジスタを集積することができるのみならず、セルアレイ領域では第1層多結晶シリコン膜22のみによる浮遊ゲートが自己整合的に分離されるため、セルサイズの縮小が可能になる。また、第1層多結晶シリコン膜22による浮遊ゲートは、素子分離領域には延在しないが、その側面にも制御ゲートを対向させるようにしているので、制御ゲートと浮遊ゲートの間の結合容量を大きく確保することができる。

[0047]

[実施の形態4]

上記実施の形態2の工程を変形して、浮遊ゲートの切り離しを自己整合的に行うようにした実施の形態を、図29~図34を参照して説明する。実施の形態2の図18までは、同様の工程をとる。図29は、図18に相当するが、この実施の形態の場合素子分離絶縁膜14の側面形状は、垂直が好ましく、図29では垂直側面を持つ素子分離絶縁膜14を示している。

[0048]

この後、CMP法によりリンを含有した第2層多結晶シリコン膜24を平坦化する。これにより、図30に示すように、第2層多結晶シリコン膜24は、セルアレイ領域では素子分離絶縁膜14に挟まれたメモリセル領域のみに自己整合的に残され、第1層多結晶シリコン膜22と共に浮遊ゲートとして用いられる。次に、図31に示すようにセルアレイ領域をレジスト61で覆い、周辺回路領域に残る第2層多結晶シリコン膜24をCDE法により除去する。

[0049]

次に、基板全面について、バリア膜41及び素子分離絶縁膜14を含む酸化膜エッチングを行い、セルアレイ領域では少なくとも第2層多結晶シリコン膜24の側面が露出するまで素子分離絶縁膜上面を後退させる。そして、図32に示すように、メモリセルの浮遊ゲートと制御ゲートを分離するための、ONO膜によるゲート間絶縁膜26を形成する。次に、図33に示すように、セルアレイ領域を覆うレジスト62をリソグラフィにより形成し、周辺回路領域のゲート間絶縁膜26をエッチング除去する。続いて、図34に示すように、全面に、メモリセルの制御ゲートとなり、周辺回路のトランジスタのゲート電極の一部となる第3層多結晶シリコン膜28を堆積する。その後は、実施の形態2と同様の工程をとる。

[0050]

この実施の形態によっても、周辺回路には高性能トランジスタを集積することができるのみならず、セルアレイ領域では第1層多結晶シリコン膜22と第2層多結晶シリコン膜24による浮遊ゲートが自己整合的に分離されるため、セルサイズの縮小が可能になる。また、第1層多結晶シリコン膜22と第2層多結晶シリコン膜24による浮遊ゲートは、素子分離領域には延在しないが、その側面に

も制御ゲートを対向させるようにしているので、制御ゲートと浮遊ゲートの間の 結合容量を大きく確保することができる。

[0051]

この発明は、上記実施の形態に限られない。例えば上記実施の形態では、ゲート電極材料膜として多結晶シリコン膜を用いたが、アモルファスシリコン膜を用いることもできる。

[0052]

【発明の効果】

以上述べたようにこの発明によれば、STIによる素子分離工程前に各回路領域に必要なゲート絶縁膜を形成し、このゲート絶縁膜がゲート電極の最下層材料膜で覆われた状態とすることにより、素子分離絶縁膜の後退による周辺回路トランジスタの特性劣化を防止することができる。更にセルアレイの浮遊ゲート及び周辺回路領域の各トランジスタのゲート電極にそれぞれ最適条件で不純物ドーピングを行うことにより、高性能フラッシュメモリを得ることができる。

【図面の簡単な説明】

【図1】

この発明の実施の形態1によるフラッシュメモリのトンネル絶縁膜形成工程を 示す断面図である。

【図2】

同実施の形態1の高電圧系回路のゲート絶縁膜形成工程を示す断面図である。

【図3】

同実施の形態 1 の低電圧系回路のゲート絶縁膜を選択除去する工程を示す断面 図である。

【図4】

同実施の形態1の低電圧系回路のゲート絶縁膜を形成する工程を示す断面図で ある。

【図5】

同実施の形態1の各回路領域が第1層多結晶シリコン膜で覆われた状態を示す 図である。

【図6】

同実施の形態1の素子分離絶縁膜埋め込み工程を示す断面図である。

【図7】

同実施の形態1の第2層多結晶シリコン膜堆積工程を示す断面図である。

【図8】

同実施の形態1のセルアレイ領域への不純物イオン注入工程を示す断面図である。

【図9】

同実施の形態1のセルアレイ領域での浮遊ゲート分離工程を示す断面図である

【図10】

同実施の形態1のゲート間絶縁膜形成工程を示す断面図である。

【図11】

同実施の形態1の周辺回路領域でゲート間絶縁膜を除去する工程を示す断面図である。

【図12】

同実施の形態1の第3層多結晶シリコン膜堆積の工程を示す断面図である。

【図13】

同実施の形態1のゲート電極パターニング工程を示す断面図である。

【図14】

同実施の形態1のサリサイド工程を示す断面図である。

【図15】

同実施の形態1の各回路領域の素子構造を示す断面図である。

【図16】

この発明の実施の形態2のブロック膜形成工程を示す断面図である。

【図17】

同実施の形態2のブロック膜を選択エッチングする工程を示す断面図である。

【図18】

同実施の形態2の第2層多結晶シリコン膜堆積工程を示す断面図である。

【図19】

同実施の形態2の第2層多結晶シリコン膜の選択エッチング工程を示す断面図 である。

【図20】

同実施の形態2のゲート間絶縁膜形成工程を示す断面図である。

【図21】

同実施の形態2のゲート間絶縁膜及びブロック膜エッチングの工程を示す断面 図である。

【図22】

同実施の形態2の第3層多結晶シリコン膜堆積工程を示す断面図である。

【図23】

この発明の実施の形態3における図6対応の断面図である。

【図24】

同実施の形態3のセルアレイ領域の第1層多結晶シリコン膜に対するイオン注 入工程を示す断面図である。

【図25】

同実施の形態3の酸化膜エッチング工程を示す断面図である。

【図26】

同実施の形態3のゲート間絶縁膜形成工程を示す断面図である。

【図27】

同実施の形態3の周辺回路領域でのゲート絶縁膜エッチング工程を示す断面図 である。

【図28】

同実施の形態3の第2層多結晶シリコン膜堆積の工程を示す断面図である。

【図29】

この発明の実施の形態4における図18対応の断面図である。

【図30】

同実施の形態4の第2層多結晶シリコン膜平坦化の工程を示す断面図である。

【図31】

同実施の形態4の周辺回路領域での第2層多結晶シリコン膜エッチングの工程 を示す断面図である。

【図32】

同実施の形態4のゲート間絶縁膜形成工程を示す断面図である。

【図33】

同実施の形態4の周辺回路領域でのゲート間絶縁膜エッチングの工程を示す断 面図である。

【図34】

同実施の形態4の第3層多結晶シリコン膜堆積の工程を示す断面図である。

【図35】

従来のフラッシュメモリのセルアレイ部の製造工程を示す断面図である。

【図36】


従来のフラッシュメモリの周辺回路トランジスタでの問題を説明するための図 である。

【符号の説明】


10…シリコン基板、21a…トンネル絶縁膜、21b, 21c…ゲート絶縁膜、22…第1層多結晶シリコン膜、24…第2層多結晶シリコン膜、26…ゲート間絶縁膜、28…第3層多結晶シリコン膜。

【書類名】 図面


【図1】




【図2】




【図3】




【図4】




【図5】




【図6】




【図7】




【図8】




[図9]




【図10】




【図11】




【図12】



【図13】




【図14】







【図15】




[メモリセル]




[高電圧 NMOS]



[低電圧 NMOS]




[高電圧 PMOS]




[低電圧 PMOS]


[図16]




【図17】




【図18】




【図19】




【図20】




【図21】




【図22】




【図23】




【図24】




【図25】




【図26】




[図27]




【図28】




[図29]




【図30】




【図31】




【図32】




【図33】




【図34】



【図35】



[図36]





【要約】

【課題】 周辺回路の特性及び信頼性向上を図った半導体メモリ集積回路とその 製造方法を提供する。

【解決手段】 セレアレイ領域のトンネル酸化膜21 a、周辺回路の高電圧系回路のゲート酸化膜21 b 及び低電圧系回路のゲート酸化膜21 c を最適膜厚で形成し、これらの上を第1層多結晶シリコン膜22で覆う。その後素子分離溝13を形成し、素子分離絶縁膜14を埋め込む。第1層多結晶シリコン膜22はノンドープ膜であり、素子分離後にセルアレイ領域では第2層多結晶シリコン膜24にリンをドープして、第1層多結晶シリコン膜22と第2層多結晶シリコン膜24にリンをドープして、第1層多結晶シリコン膜22と第2層多結晶シリコン膜24による浮遊ゲートを形成する。メモリセルの制御ゲートは第3層多結晶シリコン膜28により形成する。周辺回路では第1層多結晶シリコン膜22、第2層多結晶シリコン膜24及び第3層多結晶シリコン膜28の積層膜によりゲート電極を形成し、各トランジスタ領域にそれぞれ最適条件で不純物をイオン注入する。

【選択図】 図13

特2000-174127

出願人履歴情報

識別番号

[000003078]

1. 変更年月日 1990年 8月22日

[変更理由] 新規登録

住 所 神奈川県川崎市幸区堀川町72番地

氏 名 株式会社東芝